

第五章 时序逻辑电路的分析与设计


5.1 时序电路概述

5.2 同步时序逻辑电路的分析

5.3 异步时序电路的分析方法

5.4 同步时序电路的设计方法

第五章 时序逻辑电路的分析与设计



$Q(q_1, q_2, \dots, q_j)$ 为存储电路的**状态输出**，也是组合逻辑电路的**内部输入**

$Y(y_1, y_2, \dots, y_k)$ 为存储电路的**激励信号**，也是组合逻辑电路的**内部输出**。

$$\begin{cases} z_1^n = f_1(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \\ z_2^n = f_2(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \\ z_m^n = f_m(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \end{cases}$$

第一个方程组称为**输出方程**;

$$\begin{cases} y_1^n = g_1(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \\ y_2^n = g_2(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \\ y_k^n = g_k(x_1^n, x_2^n, \dots, x_n^n, q_1^n, q_2^n, \dots, q_j^n) \end{cases}$$

第二个方程组称为**驱动方程**（或**激励方程**）;

$$\begin{cases} q_1^{n+1} = h_1(y_1^n, y_2^n, \dots, y_k^n, q_1^n, q_2^n, \dots, q_j^n) \\ q_2^{n+1} = h_2(y_1^n, y_2^n, \dots, y_k^n, q_1^n, q_2^n, \dots, q_j^n) \\ q_j^{n+1} = h_j(y_1^n, y_2^n, \dots, y_k^n, q_1^n, q_2^n, \dots, q_j^n) \end{cases}$$

第三个方程组称为**状态方程**。

第五章 时序逻辑电路的分析与设计

输出方程: $Z^n = F(X^n, Q^n)$

激励（驱动）方程: $Y^n = G(X^n, Q^n)$


状态方程: $Q^{n+1} = H(Y^n, Q^n)$

从以上关系式不难看出：时序逻辑电路某时刻的输出 Z^n 决定于该时刻的外部输入 X^n 和内部状态 Q^n ；而时序逻辑电路的下一状态 Q^{n+1} 同样决定于 X^n 和 Q^n 。

第五章 时序逻辑电路的分析与设计


5.1 时序逻辑电路的分类

时序电路的类型不同，分析与设计的方法会有所不同。




一、按时钟控制分类

同步时序电路：时序电路中，所有触发器的状态变化都是在同一时钟信号控制下同时发生的，即状态改变同步完成。



异步时序电路：时序电路中，各触发器不使用同一个时钟信号控制，各触发器状态的转换是非同时完成的。




二、按外输出与外输入的关系分类

Mealy型：

时序电路的输出取决于该时刻的**外部输入X**和当前的状态**Q**。
输出函数表示为 $Z = F(X, Q)$ 。

$$Z = X \overline{Q_1} \overline{Q_0}$$





$$Z = F(X, Q)$$

Mealy型时序电路状态表

$\begin{array}{c} X_1 \\ \swarrow \\ X_0 \end{array}$ $Q_1 Q_0$		$Q_1^{n+1} Q_0^{n+1} / Z$			
		00	01	11	10
00	00	00/0	01/1	00/0	10/0
01	01	01/1	01/1	00/0	11/1
11	11	00/0	11/1	00/0	11/1
10	10	10/1	11/1	00/0	10/1

Moore型:

时序电路的输出只取决于当前的状态 Q 与外部输入 X 无关。
输出函数可表示为 $Z=F(Q)$ 或无外部输出。



无外部输出 Z

$$Z = F(Q)$$

Moore型时序电路状态表

$Q_1 Q_0 \backslash X$	$Q_1^{n+1} Q_0^{n+1}$		Z
	0	1	
00	01	11	0
01	10	00	0
11	00	10	1
10	11	01	0

$Q_1^{n+1} Q_0^{n+1} / Z$				
$Q_1 Q_0 \backslash \begin{matrix} X_1 \\ X_0 \end{matrix}$	00	01	11	10
00	00/0	01/1	00/0	10/0
01	01/1	01/1	00/0	11/1
11	00/0	11/1	00/0	11/1
10	10/1	11/1	00/0	10/1

$Q_1^{n+1} Q_0^{n+1}$			Z
$Q_1 Q_0 \backslash X$	0	1	
00	01	11	0
01	10	00	0
11	00	10	1
10	11	01	0

$Q_1 Q_0 \backslash X$	$Q_1^{n+1} Q_0^{n+1}$		Z
	0	1	
00	01	11	0
01	10	00	0
11	00	10	1
10	11	01	0

$Q_1 Q_0 \backslash X$	$Q_1^{n+1} Q_0^{n+1} / Z$		Z
	0	1	
00	01 0	11 0	●
01	10 0	00 0	●
11	00 1	10 1	●
10	11 0	01 0	●

问题：如图所示状态图中 x 为外输入， Z 为外输出。哪个状态图表示的是Mealy型时序电路，哪个状态图表示的是Moore型时序电路？




图1

Mealy型




图2

Moore型





图3

Moore型

5.2 同步时序电路的分析

同步时序电路的分析，就是找出一个同步时序电路的变化规律，确定逻辑功能。

5.2.1 同步时序电路的分析过程



分析步骤如下：

- ① 根据时序电路图写出该电路的输出方程和各触发器的输入（激励）方程。

② 根据触发器的输入方程和触发器的特征方程，获得时序电路的状态方程。

③ 根据状态方程和输出方程，建立状态转移表（或状态表），画出状态图和时序波形图。

④ 描述电路的逻辑功能。

给定同步时
序电路图

写出输出与
激励表达式

写出状
态方程


列状态转移
表或状态表

画状态图和
时序波形

电路功
能描述

5.2.2 同步时序电路的分析举例

例5-1 分析图示Moore型同步时序电路的逻辑功能。



解：① 写出输出方程和触发器的输入方程

$$Z = Q_2 Q_1 Q_0$$

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = Q_0$$

$$J_2 = K_2 = Q_1 Q_0$$

② 写状态方程

根据JK触发器的特征方程

$$Q^{n+1} = J\bar{Q} + \bar{K}Q$$

可得

$$J_2 = K_2 = Q_1Q_0$$

$$Q_2^{n+1} = J_2\bar{Q}_2 + \bar{K}_2Q_2 = Q_1Q_0\bar{Q}_2 + \bar{Q}_1\bar{Q}_0Q_2 = (Q_1Q_0) \oplus Q_2$$

$$J_1 = K_1 = Q_0$$

$$Q_1^{n+1} = J_1\bar{Q}_1 + \bar{K}_1Q_1 = Q_0\bar{Q}_1 + \bar{Q}_0Q_1 = Q_1 \oplus Q_0$$

$$J_0 = K_0 = 1$$


$$Q_0^{n+1} = J_0\bar{Q}_0 + \bar{K}_0Q_0 = 1 \cdot \bar{Q}_0 + \bar{1} \cdot Q_0 = \bar{Q}_0$$

③ 列状态转移表



画状态图

$$Z = Q_2Q_1Q_0$$

Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1



④ 画波形图



⑤ 逻辑功能分析

在CLK控制下状态转移按

000→001→010→011→100→101→110→111→000的规律循环。

该电路是3位二进制加1计数器(称为模8加1计数器)。

输出Z为进位标志, 当计数器计到111时Z=1。

计数器


计数器功能:累计输入脉冲的个数。

计数器模值:计数器是一个周期循环的时序电路，循环一次所需要的时钟脉冲的个数称为计数器的模值 M 。

问题:实际生活中的电子表，有几组计数器？它们的计数模值分别是多少？

5.4 环形计数器分析举例

例5-2 分析如图所示同步时序电路的逻辑功能。



解：该电路无外的输出，属于Moore型时序电路。

① 写激励函数为：

$$D_0 = \overline{Q_1 + Q_0}$$

$$D_1 = Q_0$$

$$D_2 = Q_1$$

② 求状态方程

$$Q_0^{n+1} = D_0 = \overline{Q_1 + Q_0}$$

$$Q_1^{n+1} = D_1 = Q_0$$

$$Q_2^{n+1} = D_2 = Q_1$$

③ 列状态转移表


$$Q_0^{n+1} = \overline{Q_1 + Q_0}$$

$$Q_1^{n+1} = Q_0$$


$$Q_2^{n+1} = Q_1$$

Q_0	Q_1	Q_2	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}
0	0	0	1	0	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	0	1	0
1	0	1	0	1	0
1	1	0	0	1	1
1	1	1	0	1	1



画状态图



④ 画波形图



⑤ 逻辑功能分析



a. 模3计数器，其特点是“1”在三个触发器中右移循环，因此是一种特殊的计数器，称为**环形计数器**。


b. 另外，时序波形分析看出：该电路在时钟脉冲 CLK 作用下，把宽度为 T 的脉冲依次分配给 $Q_0Q_1Q_2$ 电路也是一个**脉冲分配器**。

自启动


自启动又称自校正，是电路能从**无效**的状态自动进入**有效**状态。

可自启动电路

时序电路中的所有无效状态经过数个 CP 脉冲后都能进入有效状态环，称电路为可自启动电路。




$Q_2Q_1Q_0/Z$



$Q_2Q_1Q_0/Z$

问题：如图所示电路为环形计数器电路，分析该电路存在的问题？




分析：该电路构成的是一个右移环形计数器。状态方程：

$$Q_0^{n+1} = D_0 = Q_2$$

$$Q_1^{n+1} = D_1 = Q_0$$


$$Q_2^{n+1} = D_2 = Q_1$$



该电路不能自启动，不具有实际应用价值。

5.6 序列码检测电路分析

例5-3 分析如图所示同步时序逻辑电路的功能。



解：① 写激励和输出函数

$$D_1 = \bar{x}Q_1\bar{Q}_0 + x(Q_1 \oplus Q_0) \quad D_0 = \bar{x}Q_1\bar{Q}_0 + x(\bar{Q}_1 \oplus \bar{Q}_0) \quad Z = \bar{x}Q_1\bar{Q}_0$$

输出Z与外输入x有关，该电路为Mealy型电路。

② 求状态方程

$$Q_1^{n+1} = D_1 = \bar{x}Q_1\bar{Q}_0 + x(Q_1 \oplus Q_0) \quad Q_0^{n+1} = D_0 = \bar{x}Q_1\bar{Q}_0 + x(\bar{Q}_1 \oplus \bar{Q}_0)$$


③ 列状态表、画状态图

$$Q_1^{n+1} = \bar{x}Q_1\bar{Q}_0 + x(Q_1 \oplus Q_0)$$


$$Q_0^{n+1} = \bar{x}Q_1\bar{Q}_0 + x(\bar{Q}_1 \oplus \bar{Q}_0)$$

$$Z = \bar{x}Q_1\bar{Q}_0$$

$x \backslash Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	0	1
0 0	00/0	01/0
0 1	00/0	10/0
1 1	00/0	01/0
1 0	11/1	10/0



④ 画波形图



$$Z = \bar{x}Q_1\bar{Q}_0$$

⑤ 逻辑功能描述

电路是一个输入为**110**序列检测电路。

输出Z只有在输入x为110序列时输出Z=1，其余Z=0。


110序列检测电路的输入、输出关系

输入串行序列 x : 0 1 0 **1 1 0** 0 1 **1 1 0** 1 1 **1 1 0** 0

输出标志 Z : 0 0 0 0 0 **1** 0 0 0 0 **1** 0 0 0 0 1 0

问题：例5-3电路检测的是**110**序列，为什么不是**1110**或**11110**序列？

序列检测原则：从初态开始，走最短的路径到输出标志出现。




5.7 同步时序电路设计

时序电路的设计过程：把语言描述转换成符合设计要求的状态图或状态表，选择适当的逻辑器件，设计出时序逻辑电路。

同步时序电路的设计步骤：

- ① 根据命题的描述确定输入、输出变量和可能的状态数目；
- ② 建立原始状态图、状态表；
- ③ 状态化简；
- ④ 状态分配，得到编码状态表；
- ⑤ 填次态和输出卡诺图，根据选择的触发器，导出次态表达式；
- ⑥ 检查自启动；
- ⑦ 写出触发器输入（激励）函数和输出函数；
- ⑧ 画出时序逻辑电路图。

同步时序电路的设计流程图：



例5-4 设计一个同步模为4的可逆计数器。加减控制信号为X。

当X=0时为加1计数器，计数循环过程是00→01→10→11→00；
当X=1时为减1计数器，计数循环过程是00→11→10→01→00。

Z为进位或借位输出，当X=0时加1计数器为11时Z=1，当X=1时减1计数器为00时Z=1。试设计该计数器，画出电路图。

例5-4 设计一个同步模为4的可逆计数器。加减控制信号为X，当X=0时为加1计数器，计数循环过程是00→01→10→11→00；当X=1时为减1计数器，计数循环过程是00→11→10→01→00。

Z为进位或借位输出，当X=0时加1计数器为11时Z=1，当X=1时减1计数器为00时Z=1。试设计该计数器，画出电路图。

解：①确定输入、输出变量和状态数目

一个输入变量X，一个输出变量Z，4个状态用两个触发器表示。

②列出二进制状态转移真值表

X	Q_1	Q_0	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0

③填次态和输出卡诺图

X	Q_1	Q_0	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0

$X \backslash Q_1 Q_0$	00	01	10	11
0	0	1	1	0
1	1	0	0	1

Q_1^{n+1}

$X \backslash Q_1 Q_0$	00	01	10	11
0	1	1	1	1
1	1	1	1	1

Q_0^{n+1}

$X \backslash Q_1 Q_0$	00	01	10	11
0	0	1	0	0
1	1	0	0	0

Z

④检查自启动，写出激励函数和输出函数

4个状态，两个触发器无多余的状态，可以自启动。

1) 选用D触发器实现逻辑设计

$$\begin{aligned}
 Q_1^{n+1} &= \overline{X} \cdot \overline{Q_1} Q_0 + \overline{X} Q_1 \overline{Q_0} + X \overline{Q_1} \overline{Q_0} + X Q_1 Q_0 \\
 &= \overline{X} (Q_1 \oplus Q_0) + X \overline{Q_1 \oplus Q_0} = X \oplus Q_1 \oplus Q_0
 \end{aligned}$$

$$D_1 = X \oplus Q_1 \oplus Q_0$$

$$Q_0^{n+1} = \overline{Q_0}$$

$$D_0 = \overline{Q_0}$$

$$Z = \overline{X} Q_1 Q_0 + X \overline{Q_1} \overline{Q_0}$$

2) 选用JK触发器实现逻辑设计

$$Q^{n+1} = J\bar{Q} + \bar{K}Q$$

$X \backslash Q_1Q_0$	0	1
00	0	1
01	1	0
11	0	1
10	1	0

$$Q_1^{n+1}$$

$X \backslash Q_1Q_0$	0	1
00	1	1
01	0	0
11	0	0
10	1	1

$$Q_0^{n+1}$$

$$\begin{aligned} Q_1^{n+1} &= \bar{X}Q_0\bar{Q}_1 + X\bar{Q}_0\bar{Q}_1 + \bar{X}\bar{Q}_0Q_1 + XQ_0Q_1 \\ &= (X \oplus Q_0)\bar{Q}_1 + \overline{X \oplus Q_0}Q_1 \end{aligned}$$

$$J_1 = K_1 = X \oplus Q_0$$

$$Q_0^{n+1} = \bar{Q}_0$$

$$Q_0^{n+1} = \bar{Q}_0 + 1Q_0$$

$$J_0 = K_0 = 1$$


⑤画出时序逻辑电路图

D触发器逻辑电路

$$D_1 = X \oplus Q_1 \oplus Q_0$$

$$D_0 = \bar{Q}_0$$


$$Z = \bar{X}Q_1Q_0 + X\bar{Q}_1\bar{Q}_0$$



JK触发器逻辑设计


$$J_1 = K_1 = X \oplus Q_0$$

$$J_0 = K_0 = 1$$



5.9 建立原始状态图或状态表

同步时序电路的设计流程图：



原始状态图和状态表的建立是时序电路设计中最关键的一步。

一般步骤如下：

- ① 分析命题要求，确定输入、输出变量。
- ② 确定状态数目，以及每一个状态的含义，并用字母表示每一个状态信息。
- ③ 确定状态之间的转换关系，画出原始状态图，列出原始状态表。

例5-5 建立串行输入“101”序列检测电路的原始状态图和原始状态表。设该电路输入变量为X，代表输入串行序列；输出变量为Z，当检测到输入序列为“101”时 $Z=1$ ，否则 $Z=0$ 。要求：

(1) 设该电路为Mealy型时序电路，检测的输入序列可重叠时，输入和输出之间的关系为：

X 011010111011

Z 000010100010

(2) 设该电路为Mealy型时序电路，检测的输入序列不重叠时，输入和输出之间的关系为：

X 011010111011

Z 000010000010

解：串行输入“101”序列检测

① 确定输入变量和输出变量

设该电路的输入变量为X，输出变量为Z。

② 确定状态数目以及每一个状态的含义

根据题意，用状态来记忆输入序列情况，每一个状态的含义设为：

S0：初始状态，表示电路还没有收到一个有效的1；

S1：表示电路收到了一个1的状态；

S2：表示电路收到了10的状态；


S3：表示电路收到了101的状态。

③ 画状态图、列状态表

(1) Mealy型，输入序列可重叠


X 011010111011

Z 000010100010



③ 画状态图、列状态表


(1) Mealy型，输入序列可重叠



S \ X	S ⁿ⁺¹ /Z	
	0	1
S ₀	S ₀ /0	S ₁ /0
S ₁	S ₂ /0	S ₁ /0
S ₂	S ₀ /0	S ₃ /1
S ₃	S ₂ /0	S ₁ /0


(2) Mealy型，输入序列不重叠

X 011010111011
Z 000010000010




S \ X	S ⁿ⁺¹ /Z	
	0	1
S ₀	S ₀ /0	S ₁ /0
S ₁	S ₂ /0	S ₁ /0
S ₂	S ₀ /0	S ₃ /1
S ₃	S ₀ /0	S ₁ /0

问题：例5-5的Mealy型101可重叠检测电路的原始状态图如图所示，可否少用一个状态实现该命题？



解：



5.10 建立原始状态图或状态表举例

例5-6 建立Moore型时序电路状态图和表，要求检测的输入序列为可重叠“101”，输入和输出之间的关系为：

X 011010111011

Z 000001010001

解：Moore型时序电路的输出与外输入无关。

Moore型，序列可重叠

X 011010111011

Z 000001010001

Mealy型，序列可重叠

X 011010111011

Z 000010100010

注意：Moore型的输出Z与输入X无关；Z是在来了101后的下一个时钟周期输出为1，因此Z与下一个时钟X来0或1无关。

① 确定输入变量和输出变量

设该电路的输入变量为 X ，输出变量为 Z 。

② 确定状态数目以及每一个状态的含义


根据题意，每一个状态的含义设为：

S_0 ：初始状态，表示电路还没有收到一个有效的1；

S_1 ：表示电路收到了一个1的状态；

S_2 ：表示电路收到了10的状态；

S_3 ：表示电路收到了101的状态。



$S \backslash X$	S^{n+1}		
	0	1	Z
S_0	S_0	S_1	0
S_1	S_2	S_1	0
S_2	S_0	S_3	0
S_3	S_2	S_1	1

例5-7 设计一个自动售票机的逻辑电路原始状态表和原始状态图。假设该售票机的投币口每次只能投入一枚五角或一元两种硬币。当投入二元五角硬币后机器自动售出一张票。当投入的硬币为三元，机器在自动售出一张票的同时找回一枚五角硬币。

解： ① 确定输入变量和输出变量



设输入变量为X和Y：

输出变量为P和Z：

X=1投入一元钱，X=0未投入； P=1出一张票，P=0不出票；

Y=1投入五角钱，Y=0未投入。 Z=1找五角硬币，Z=0不找钱。

② 确定状态数目以及每一个状态的含义

S₀: 没有收到硬币前的初始状态;

S₁: 记忆收到五角钱的状态;


S₂: 记忆收到一元钱的状态;

S₃: 记忆收到一元五角钱的状态;

S₄: 记忆收到两元钱的状态。

③ 列状态表、画状态图

$S \backslash XY$	S^{n+1}/PZ			
	00	01	11	10
S_0	$S_0/00$	$S_1/00$	xx/xx	$S_2/00$
S_1	$S_1/00$	$S_2/00$	xx/xx	$S_3/00$
S_2	$S_2/00$	$S_3/00$	xx/xx	$S_4/00$
S_3	$S_3/00$	$S_4/00$	xx/xx	$S_0/10$
S_4	$S_4/00$	$S_0/10$	xx/xx	$S_0/11$




注意: 输入变量X和Y不可能同时出现11的输入情况。

问题：建立Moore型、输入序列**不重叠**的101检测电路原始状态图。输入X和输出Z之间的关系为：

X 01**1**01011**1**011

Z 00000**1**000000**1**

解：



5.11 状态化简

在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，但状态数目的多少将直接影响到所需触发器的个数。对于具有M个状态的时序电路来说，所需触发器的个数n由下式决定：

$$2^{n-1} < M \leq 2^n$$

可见，状态数目减少会使触发器的数目减少并简化电路。因此，状态简化的目的就是要消去多余状态，以得到最简状态图和最简状态表。

5.11 状态化简


1. 状态的等价

设 S_i 和 S_j 是原始状态表中的两个状态，若分别以 S_i 和 S_j 为初始状态，加入任意的输入序列，电路均产生相同的输出序列，即两个状态的转移效果相同，则称 S_i 和 S_j 是等价状态或等价状态对，记作 $[S_i S_j]$ 。

凡是相互等价的状态都可以合并成一个状态。

5.11 状态化简

例5-5 Mealy型101可重叠检测电路的两种状态图。



S \ X	S^{n+1}/Z	
	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_2/0$	$S_1/0$

等价状态: $S_1 \approx S_3$; $[S_1, S_3]$

状态化简: 找出状态表中的等价状态, 并合并等价状态。

1. 状态等价

在状态表中，判断二个状态是否等价必需满足以下两个条件：

第一，在相同的输入条件下输出都相同。

第二，相同的输入条件下次态也等价。次态等价可以是以下四种情况之一：

① 次态相同； **S2 S5**

② 次态就是现态； **S5**

③ 次态交错； **S6 S7**

④ 次态互为隐含条件。 **S1 S3; S2 S4**

S1~S3? 隐含条件必须满足 **S2~S4**

S2~S4? 隐含条件必须满足 **S1~S3**

$S \backslash X$	S^{n+1} / Z	
	0	1
S1	S2/0	S3/0
S2	S5/1	S3/0
S3	S4/0	S1/0
S4	S5/1	S1/0
S5	S5/1	S3/0
S6	S7/1	S5/0
S7	S6/1	S5/0

2. 直观状态化简



$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_3/0$
S_2	$S_5/1$	$S_3/0$
S_3	$S_4/0$	$S_1/0$
S_4	$S_5/1$	$S_1/0$
S_5	$S_5/1$	$S_3/0$
S_6	$S_6/1$	$S_5/0$
S_7	$S_7/1$	$S_5/0$

$S_2 \approx S_5$ 输出相同，次态相同

$S_6 \approx S_7$ 输出相同， $x=0$ 次态交错， $x=1$ 次态相同

$S_1 \approx S_3$ 输出相同， $x=0$ 隐含条件 $S_2 \approx S_4$?
 $x=1$ 次态相同

$S_2 \approx S_4$ 输出相同， $x=0$ 次态相同
 $x=1$ 隐含条件 $S_1 \approx S_3$?

$S_1 \approx S_3$ 与 $S_2 \approx S_4$ 互为隐含条件，即 $S_1 \approx S_3$, $S_2 \approx S_4$

$S_2 \approx S_5$, $S_2 \approx S_4$ 推出 $S_5 \approx S_4$

等价状态: $[S_1, S_3]$, $[S_2, S_5, S_4]$, $[S_6, S_7]$

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_1/0$
S_2	$S_2/1$	$S_1/0$
S_6	$S_6/1$	$S_2/0$

1. 状态等价

等价状态具有传递性：若 S_i 和 S_j 等价， S_i 和 S_k 等价，则 S_j 和 S_k 也等价，记作 $[S_j S_k]$ 。相互等价状态的集合称为等价类，凡不被其它等价类所包含的等价类称为最大等价类。例如，根据等价状态的传递性可知，若有 $[S_i S_j]$ 和 $[S_i S_k]$ ，则有 $[S_j S_k]$ ，它们都称为等价类，而只有 $[S_i S_j S_k]$ 才是最大等价类。另外，在状态表中，若某一状态和其它状态都不等价，则其本身就是一个最大等价类。状态表的化简，实际就是寻找所有最大等价类，并将最大等价类合并，最后得到最简状态表。所以，表中所有最大等价类为 $[S_1 S_3]$ $[S_2 S_4 S_5]$ $[S_6 S_7]$ 。

3. 隐含表化简（梯形表）

1) 作隐含表

隐含表格是一种两项比较的直角三角形表格，对于右表的原始状态表其隐含表如图所示。隐含表的纵坐标为 B 、 C 、 D 、 E 、 F 、 G 六个状态（缺头），横坐标为 A 、 B 、 C 、 D 、 E 、 F 六个状态（少尾），表中的每一个小格用来表示一个状态对的等价比较情况。这种表格能保证每两个状态进行比较，而且可以逐步确定所有的等价状态，使用方便。

$S \backslash X$	S^{n+1}/Z	
	0	1
A	$C/0$	$B/1$
B	$F/0$	$A/1$
C	$D/0$	$G/0$
D	$D/1$	$E/0$
E	$C/0$	$E/1$
F	$D/0$	$G/0$
G	$C/1$	$D/0$

B						
C						
D						
E						
F						
G						
	A	B	C	D	E	F

3. 隐含表化简 (梯形表)

2) 顺序比较

对原始状态表中的每一对状态逐一比较, 结果有三种情况:


- ① 状态对肯定不等价, 在小格内填 $\times$ 。
- ② 状态对肯定等价, 在小格内填 $\surd$ 。
- ③ 状态是否等价取决于隐含条件的, 则把隐含状态对填入, 需作进一步比较。

		S^{n+1}/Z	
		0	1
S	X		
	A	C/0	B/1
	B	F/0	A/1
	C	D/0	G/0
	D	D/1	E/0
	E	C/0	E/1
	F	D/0	G/0
	G	C/1	D/0

B	CF					
C	$\times$	$\times$				
D	$\times$	$\times$	$\times$			
E	BE	CF AE	$\times$	$\times$		
F	$\times$	$\times$	$\surd$	$\times$	$\times$	
G	$\times$	$\times$	$\times$	CD DE	$\times$	$\times$
	A	B	C	D	E	F

3. 隐含表化简 (梯形表)

<i>B</i>	<i>CF</i>					
<i>C</i>	×	×				
<i>D</i>	×	×	×			
<i>E</i>	<i>BE</i>	<i>CF</i> <i>AE</i>	×	×		
<i>F</i>	×	×	√	×	×	
<i>G</i>	×	×	×	<i>CD</i> <i>DE</i>	×	×
	<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>E</i>	<i>F</i>




<i>B</i>	√					
<i>C</i>	×	×				
<i>D</i>	×	×	×			
<i>E</i>	√	√	×	×		
<i>F</i>	×	×	√	×	×	
<i>G</i>	×	×	×	×	×	×
	<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>E</i>	<i>F</i>


3. 隐含表化简 (梯形表)

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_3/0$
S_2	$S_5/1$	$S_3/0$
S_3	$S_4/0$	$S_1/0$
S_4	$S_5/1$	$S_1/0$
S_5	$S_5/1$	$S_3/0$
S_6	$S_6/1$	$S_5/0$
S_7	$S_7/1$	$S_5/0$


(1) 梯形表



(2) 顺序比较



(3) 关连比较



(4) 找出最大等价类 (5) 列出最简状态表

等价状态: $[S_1, S_3]$, $[S_2, S_5, S_4], [S_6, S_7]$

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_3/0$
S_2	$S_5/1$	$S_3/0$
S_3	$S_4/0$	$S_1/0$
S_4	$S_5/1$	$S_1/0$
S_5	$S_5/1$	$S_3/0$
S_6	$S_6/1$	$S_5/0$
S_7	$S_7/1$	$S_5/0$

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_1/0$
S_2	$S_2/1$	$S_1/0$
S_6	$S_6/1$	$S_2/0$

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_2/0$	$S_3/0$
S_2	$S_5/1$	$S_3/0$
S_3	$S_4/0$	$S_1/0$
S_4	$S_5/1$	$S_1/0$
S_5	$S_5/1$	$S_3/0$
S_6	$S_6/1$	$S_5/0$
S_7	$S_7/1$	$S_5/0$

问题：化简以下状态表。

$S \backslash X$	S^{n+1} / Z	
	0	1
A	$C/0$	$B/1$
B	$F/0$	$A/1$
C	$D/0$	$G/0$
D	$D/1$	$E/0$
E	$C/0$	$E/1$
F	$D/0$	$G/0$
G	$C/1$	$D/0$

解：

B	CF					
C	$\times$	$\times$				
D	$\times$	$\times$	$\times$			
E	BE	CF AE	$\times$	$\times$		
F	$\times$	$\times$	$\checkmark$	$\times$	$\times$	
G	$\times$	$\times$	$\times$	CD DE	$\times$	$\times$
	A	B	C	D	E	F

B	$\checkmark$					
C	$\times$	$\times$				
D	$\times$	$\times$	$\times$			
E	$\checkmark$	$\checkmark$	$\times$	$\times$		
F	$\times$	$\times$	$\checkmark$	$\times$	$\times$	
G	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$
	A	B	C	D	E	F

$S \backslash X$	S^{n+1} / Z	
	0	1
A	$C/0$	$A/1$
C	$D/0$	$G/0$
D	$D/1$	$A/0$
G	$C/1$	$D/0$

5.12 状态分配

状态分配是指将状态表中每一个字符表示的状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表），以便求出激励函数和输出函数，最后完成时序电路的设计。状态分配合适与否，虽然不影响触发器的级数，但对所设计的时序电路的复杂程度有一定的影响。然而，要得到最佳分配方案是很困难的。这首先是因为编码的方案太多，如果触发器的个数为 n ，实际状态数为 M ，则一共有 2^n 种不同代码。若要将 2^n 种代码分配到 M 个状态中去，并考虑到一些实际情况，有效的分配方案数为

$$N = \frac{(2^n - 1)!}{(2^n - M)!n!}$$

5.12 状态分配

可见，当 M 增大时， N 值将急剧增加，要寻找一个最佳方案很困难。此外，虽然人们已提出了许多算法，但也都还不成熟，因此在理论上这个问题还没解决。

在众多算法中，相邻法比较直观、简单，便于采用。它有三条原则，即符合下列条件的状态应尽可能分配相邻的二进制代码：

- ① 具有相同次态的现态。
- ② 同一现态下的次态。
- ③ 具有相同输出的现态。


三条原则以第一条为主， 兼顾第二、 第三条。

5.12 状态分配

状态分配：将最简状态图或状态表中字符表示的状态赋以适当的二值代码，得到二进制形式的状态表示。又称为状态编码。

例如：A, B, C, D四个状态要用两位二进制来表示，即00 01 10 11。

状态分配方案：A选4种组合，B选3种组合，C选2种组合，D选1种组合，共计 $4*3*2=24$ 组编码。



24组编码
中哪一组
最好？

如果实际状态数为M，要用n个触发器，则一共有 2^n ($2^n \geq M$) 种不同代码，将 2^n 种代码分配给M个状态，则分配方案数N为：

$$N = \frac{(2^n - 1)!}{(2^n - M)!n!}$$

相邻法三原则，即符合下列条件的状态应尽可能分配相邻的二进制代码：

- ① 具有相同次态的现态；
- ② 同一现态下的次态；
- ③ 具有相同输出的现态。

00 01 10 11如何相邻？

00: 01 10 相邻 **10**: 00 11 相邻

01: 00 11 相邻 **11**: 01 10 相邻

相邻三原则举例：

$S \backslash X$	S^{n+1} / Z	
	0	1
S_1	$S_3/0$	$S_1/0$
S_2	$S_1/0$	$S_1/1$
S_3	$S_1/0$	$S_4/1$
S_4	$S_2/1$	$S_3/0$

③ 具有相同输出的现态。
 S_2S_3 应分配相邻代码。

分配结果为：

$S_1=00$ ； $S_2=01$ ； $S_3=11$ ； $S_4=10$ 。

① 具有相同次态的现态；


S_1S_2 , S_2S_3 应分配相邻代码。

② 同一现态下的次态；

S_1S_3 , S_1S_4 , S_2S_3 应分配相邻代码。


$Q_1Q_0 \backslash X$	$Q_1^{n+1}Q_0^{n+1} / Z$	
	0	1
00	11/0	00/0
01	00/0	00/1
11	00/0	10/1
10	01/1	11/0

5.13 同步时序逻辑电路的设计举例



例5-8 试用D触发器完成Mealy型“101”可重叠序列检测器的设计。

解: (1) 建立原始状态图、状态表



S \ X	S^{n+1}/Z	
	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_2/0$	$S_1/0$

(2) 状态图化简

$S \backslash X$	S^{n+1}/Z	
	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_2/0$	$S_1/0$

化简状态表

$S \backslash X$	S^{n+1}/Z	
	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_1/1$

(3) 状态分配

① 具有相同次态的现态: S_0S_2 $S_0S_1S_2$

② 同一现态下的次态: S_0S_1 , S_1S_2

③ 具有相同输出的现态: S_0S_1

分配结果为:

$S_0=00$; $S_1=01$; $S_2=10$ 。

编码状态表

$Q_1Q_0 \backslash X$	$Q_1^{n+1}Q_0^{n+1}/Z$	
	0	1
00	00/0	01/0
01	10/0	01/0
10	00/0	01/1

(4) 导出状态方程、检查自启动、输出表达式

X Q_1Q_0	$Q_1^{n+1}Q_0^{n+1}/Z$	
	0	1
00	00/0	01/0
01	10/0	01/0
10	00/0	01/1

$Q_1Q_0 \backslash X$	0	1
	Q_1^{n+1}	Q_0^{n+1}
00	0	0
01	1	0
11	x	x
10	0	0

Q_1^{n+1}

$Q_1Q_0 \backslash X$	0	1
	Q_1^{n+1}	Q_0^{n+1}
00	0	1
01	0	1
11	x	x
10	0	1

Q_0^{n+1}

$Q_1Q_0 \backslash X$	0	1
	Z	Z
00	0	0
01	0	0
11	x	x
10	0	1

Z

检查自启动


无效状态为11：X=0时，现态11转到10，X=1时，现态11转到01，都能转到有效状态，具有自启动能力。

$$Q_1^{n+1} = \bar{X}Q_0 \quad Q_0^{n+1} = X \quad Z = Q_1\bar{Q}_0X$$

(5) 导出激励表达式


$$Q_1^{n+1} = D_1 = \bar{X}Q_0 \quad Q_0^{n+1} = D_0 = X$$

(5) 画出逻辑电路图



问题：当例5-8的电路图改为如下电路图时，能否完成101检测？

答：能。



两个D触发器构成移位寄存器，当移位寄存器中 Q_1Q_0 存入10时，X再来1，即为101。

$$Z = Q_1 \overline{Q_0} X = 1$$

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

S^{n+1}/Z		
$S \backslash X$	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/1$

(a) 原始状态表

S^{n+1}/Z		
$S \backslash X$	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_2/1$

(b) 简化状态表

$Q_1^{n+1}Q_0^{n+1}/Z$		
$Q_1Q_0 \backslash X$	0	1
00	00/0	10/0
10	00/0	11/0
11	00/0	11/1

(c) 二进制状态表

状态表

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

① 状态化简。


由表（a）原始状态表用直接观测法可知， S_2 、 S_3 为等价状态对，简化后可得如表（b）最简状态表。

② 状态分配。

该时序电路共有三个状态，采用两个JK触发器，状态变量为 Q_1 、 Q_0 。

按原则一， S_1S_2 相邻；按原则二， S_0S_1 和 S_0S_2 相邻；按原则三， S_0S_1 相邻。综合考虑后分配 S_0S_1 和 S_1S_2 相邻，这样就不能兼顾 S_0S_2 相邻，状态分配编码表如下图所示。最后状态分配为 $S_0=00$ ， $S_1=10$ ， $S_2=11$ 。状态分配后得到如表（c）二进制状态表，它是一个非完全描述时序电路的设计。

【例5-9】 试用JK触发器完成“111”序列检测器的设计。



【例5-9】 试用JK触发器完成“111”序列检测器的设计。

③ 确定激励函数和输出函数。

根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特征方程对比，便可求出激励函数。这种方法称为状态方程法。

当选用JK触发器时，为了使状态方程与触发器的特征方程便于对比，尽可能将状态方程写成 $Q_i^{n+1} = J_i \overline{Q_i} + \overline{K_i} Q_i$ 的形式，因此，必须将次态卡诺图按现态 $Q_i=1$ 和 $Q_i=0$ 分成两个子卡诺图，然后分别在子卡诺图中画圈简化，这样就可方便地求得 Q_i 和 $\overline{Q_i}$ 的系数 J_i 和 $\overline{K_i}$ 。

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

X Q_1Q_0		0	1
00		0	1
01		×	×
11		0	1
10		0	1

(a)

X Q_1Q_0		0	1
00		0	0
01		×	×
11		0	1
10		0	1

(b)

X Q_1Q_0		0	1
00		0	0
01		×	×
11		0	1
10		0	0

(c)

次态与输出卡诺图

(a) Q_1^{n+1} ; (b) Q_0^{n+1} ; (c) Z

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

$\begin{array}{c} X \\ \diagdown \\ Q_1Q_0 \end{array}$		0	1
		0	1
00		0	1
01		×	×
11		0	1
10		0	1

(a)

$\begin{array}{c} X \\ \diagdown \\ Q_1Q_0 \end{array}$		0	1
		0	1
00		0	0
01		×	×
11		0	1
10		0	1

(b)

$\begin{array}{c} X \\ \diagdown \\ Q_1Q_0 \end{array}$		0	1
		0	1
00		0	0
01		×	×
11		0	1
10		0	0

(c)

(a) Q_1^{n+1} ; (b) Q_0^{n+1} ; (c) Z

在图 (a)、(b)中，粗虚线将卡诺图按 $Q_i=1$ 和 $Q_i=0$ 划分为两个子卡诺图，化简后得

$$Q_1^{n+1} = X\bar{Q}_1 + XQ_1; \quad Q_0^{n+1} = XQ_1\bar{Q}_0 + XQ_0$$

最后的激励函数和输出函数为


$$J_1 = X, K_1 = \bar{X}$$

$$J_0 = XQ_1, K_0 = \bar{X}$$

$$Z = XQ_0$$

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

④ 自启动检查。



状态图


【例5-9】 试用JK触发器完成“111”序列检测器的设计。

完全状态表

$Q_1^{n+1}Q_0^{n+1}/Z$		
$Q_1Q_0 \backslash X$	0	1
00	00/0	10/0
01	00/0	11/1
11	00/0	11/1
10	00/0	11/0

【例5-9】 试用JK触发器完成“111”序列检测器的设计。

⑤ 根据以上方程，画出“111”序列检测器的逻辑图如下图所示。



“111”序列检测器逻辑图

【例 5-10】用D触发器设计一个模七同步加法计数器。

解： 本例属于给定状态时序电路设计问题。

① 列状态表。

根据题意，该时序电路有三个状态变量。设状态变量为 Q_2 、 Q_1 、 Q_0 ，可作出二进制状态表如表所示，它是一个非完全描述时序电路的设计。

② 确定激励函数和输出函数。

由状态表分别画出 Q_2 、 Q_1 、 Q_0 的次态卡诺图如下图 (a)、(b)、(c)所示。

Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	×	×	×

Q_2Q_1		00	01	11	10
Q_0	0	0	0	0	1
	1	0	1	×	1

(a)

Q_2Q_1		00	01	11	10
Q_0	0	0	1	0	0
	1	1	0	×	1

(b)

Q_2Q_1		00	01	11	10
Q_0	0	1	1	0	1
	1	0	0	×	0

(c)

次态卡诺图

(a) Q_2^{n+1} ; (b) Q_1^{n+1} ; (c) Q_0^{n+1}

当使用D触发器实现时序电路时，由于D触发器的特征方程为 $Q^{n+1}=D$ ，因此，可从次态卡诺图直接求出D触发器的激励函数：


$$D_2 = Q_1 Q_0 + Q_2 \overline{Q_1}$$

$$D_1 = \overline{Q_2} Q_1 \overline{Q_0} + \overline{Q_1} Q_0$$

$$D_0 = \overline{Q_2} \overline{Q_0} + \overline{Q_1} \overline{Q_0}$$


③ 自启动检查。

观察次态卡诺图激励函数的圈法，多余状态111的新状态为100，电路的状态图如下图所示，该电路具有自启动能力。



状态图

④ 画逻辑图。



$$D_2 = Q_1 Q_0 + Q_2 \bar{Q}_1$$

$$D_1 = \bar{Q}_2 Q_1 \bar{Q}_0 + \bar{Q}_1 Q_0$$

$$D_0 = \bar{Q}_2 \bar{Q}_0 + \bar{Q}_1 \bar{Q}_0$$